Skillnaden mellan RISC och CISC

Författare: Laura McKinney
Skapelsedatum: 1 April 2021
Uppdatera Datum: 10 Maj 2024
Anonim
How to remove Ear Wax at Home ⚡️ Safe and Easy Method 💥
Video: How to remove Ear Wax at Home ⚡️ Safe and Easy Method 💥

Innehåll


RISC och CISC är karakteriseringen av datorinstruktionsuppsättningar som är en del av datorarkitekturen; de skiljer sig åt i komplexitet, instruktioner och dataformat, adresseringslägen, register, opkodspecifikationer och flödeskontrollmekanismer, etc.

När en maskin är programmerad använder programmeraren några speciella primitiva kommandon eller maskininstruktioner. Dessa är allmänt kända som instruktionsuppsättning för en dator.

  1. Jämförelsediagram
  2. Definition
  3. Viktiga skillnader
  4. Slutsats

Jämförelsediagram

Grund för jämförelseRISC
CISC
Betoning påprogramvaraHårdvara
inkluderarEnklockaMulti-klocka
Instruktionsuppsättning storlekSmå Stor
Instruktionsformat
fast (32-bitars) format Varierande format (16-64 bitar varje instruktion).
Adresseringslägen används
Begränsad till 3-5
12-24
Allmänna register används32-192
8-24
Slutsatser om minne
Registrera dig för att registrera dig
Minne till minne
Cache-designDela datacache och instruktionscache.
Unified cache för instruktioner och data.
Klockfrekvens
50-150 MHz
33-50 MHz
Cykler per instruktion
Enkel cykel för alla instruktioner och en genomsnittlig KPI <1,5.KPI mellan 2 och 15.
CPU-kontroll
Hardwired utan kontrollminne.
Mikrokodad med kontrollminne (ROM).


Definition av RISC

Minskade instruktionsuppsättningsdatorer (RISC) instruktionsuppsättningar har vanligtvis mindre än 100 instruktioner och använder ett fast instruktionsformat (32 bitar). Den använder några enkla adresseringslägen. Registerbaserade instruktioner används vilket betyder att register för registermekanism används. LOAD / STORE är de enda oberoende instruktionerna för åtkomst till minne.

För att förbättra hastigheten för omkopplingen används en stor registerfil. Enkelheten med instruktionsuppsättningar resulterade i implementering av hela processorer på ett enda VLSI-chip. Ytterligare fördelar är högre klockfrekvens, lägre CPI som styr höga MIPS-betyg på tillgängliga RISC / superscalar-processorer.

Definition av CISC

Komplexa instruktionsuppsättningsdatorer (CISC) instruktionsuppsättning innehåller cirka 120 till 350 instruktioner. Den använder variabla instruktioner / dataformat men en liten uppsättning register för allmänna ändamål, dvs. 8-24. Anledningen till stora instruktionsuppsättningar är användningen av instruktioner med variabelt format. Ett stort antal minnesreferensoperationer utförs med hjälp av ett enormt antal adresseringslägen.


CISC-arkitekturen använder direkt HLL-uttalanden i hårdvara / firmware. Unified cache används i traditionell CISC-arkitektur som innehåller både data och instruktioner och använder den gemensamma sökvägen.

  1. I RISC är instruktionsuppsättningsstorleken liten medan i CISC instruktionsuppsättningens storlek är stor.
  2. RISC använder fast format (32 bitar) och mestadels registerbaserade instruktioner medan CISC använder variabelt format från 16-64 bitar per instruktion.
  3. RISC använder en enda klocka och ett begränsat adresseringsläge (dvs. 3-5). Å andra sidan använder CISC flerklocka 12 till 24 adresseringslägen.
  4. Antalet allmänna ändamål som RISC använder varierar mellan 32-192. Tvärtom, CISC-arkitektur använder 8-24 GPR: er.
  5. Register-to-register-minnesmekanism används i RISC med oberoende LOAD- och STORE-instruktioner. Däremot använder CISC minne till minnesmekanism för att utföra operationer, dessutom integrerade LOAD- och STORE-instruktioner.
  6. RISC har split data- och instruktionscache-design. I motsats till detta använder CISC enhetlig cache för data och instruktioner, även om den senaste designen också använder delade cacheminne.
  7. De flesta av CPU-kontrollerna i RISC är anslutna utan att ha ett kontrollminne. Omvänt är CISC mikrokodat och använder styrminne (ROM), men moderna CISC använder också hårddiskkontroll.

Slutsats

CISC-instruktioner är komplexa och tenderar att vara långsammare än RISC men använder färre cykler med färre instruktioner.